博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
FPGA负数的右移 计算
阅读量:7227 次
发布时间:2019-06-29

本文共 371 字,大约阅读时间需要 1 分钟。

module yunsuan1(input clk,rst_n,output reg  [7:0]a,b,b1,b2,b3,c,d,count);

always @(posedge clk)
begin
count=count+1;
if(count==10) a=-25;
if(count==11) a=-26;
if(count==12) a=25;
if(count==13) a=2;
b=~a+1;
b1=b>>1;
b2=~b1+1;
if(a[0])b3=~b1;else b3=~b1+1;
end
endmodule

可以看出负数补码分为奇数和偶数表示:-25和-26的补码都为-13.

 

转载于:https://www.cnblogs.com/TFH-FPGA/archive/2012/07/30/2615331.html

你可能感兴趣的文章
text-decoration与color属性
查看>>
如何使用Mybatis第三方插件--PageHelper实现分页操作
查看>>
PyCharm搭建GO开发环境(GO语言学习第1课)
查看>>
Android交互
查看>>
提醒我喝水chrome插件开发指南
查看>>
列表数据转树形数据
查看>>
Java新版本的开发已正式进入轨道,版本号18.3
查看>>
从零开始的webpack生活-0x009:FilesLoader装载文件
查看>>
在electron中实现跨域请求,无需更改服务器端设置
查看>>
gitlab-ci配置详解(一)
查看>>
听说你叫Java(二)–Servlet请求
查看>>
案例分享〡三拾众筹持续交付开发流程支撑创新业务
查看>>
FreeWheel业务系统微服务化过程经验分享
查看>>
移动互联网下半场,iOS开发者如何“高薪”成长?
查看>>
Atlassian是怎样进行持续交付的?且听 Steve Smith一一道来
查看>>
Web Storage相关
查看>>
[PHP内核探索]PHP中的哈希表
查看>>
Apache-drill Architechture
查看>>
WordPress 5.2 Beta 3 发布,要求 PHP 5.6.20 以上版本
查看>>
通通连起来——无处不在的流
查看>>